Asus P5GC - Handbuch (Seite 81)

ASUS P5GC 4-23
Confi gure DRAM Timing by SPD [Enabled]
Die DRAM-Frequenzparameter werden nach dem DRAM SPD (Serial Presence
Detect) eingestellt, wenn das Element aktiviert ist. Sie können die DRAM-
Frequenzparameter manuell über die DRAM-Unterelemente einstellen, wenn das
Element deaktiviert ist. Die folgenden Unterelemente erscheinen, wenn dieses
Element deaktiviert ist. Konfi gurationsoptionen: [Disabled] [Enabled]
DRAM CAS# Latency [5 Clocks]
Dieser Parameter steuert die Latenz zwischen dem SDRAM-Lesebefehl und
der Zeit, zu der die Daten verfügbar werden.
Konfi gurationsoptionen: [6 Clock] [5 Clocks] [4 Clocks] [3 Clocks]
DRAM RAS# Precharge [4 Clocks]
Dieser Parameter steuert die Leerlauftakte nach Herausgeben eines
Precharge-Befehls an das DDR-SDRAM.
Konfi gurationsoptionen: [2 Clocks] [3 Clocks] [4 Clocks] [5 Clocks] [6 Clocks]
DRAM RAS# to # Delay [4 Clocks]
Dieser Parameter steuert die Latenz zwischen dem aktiven DDR-SDRAM-
Befehl und dem Lese/Schreibbefehl. Konfi gurationsoptionen: [2 Clocks] [3
Clocks] [4 Clocks] [5 Clocks] [6 Clocks]
DRAM # Activate to Precharge [15 Clocks]
Konfi gurationsoptionen: [4 Clocks] [5 Clocks] ~ [18 Clocks]
DRAM Write Recovery Time [4 Clocks]
Konfi gurationsoptionen: [2 Clocks] [3 Clocks] [4 Clocks] [5 Clocks] [6 Clocks]
4.4.4 Chipset
Im Chipsatz-Menü können Sie die erweiterten Chipsatzeinstellungen ändern.
Wählen Sie das gewünschte Element aus und drücken Sie anschließend die
<Eingabetaste>, um das Untermenü anzeigen zu lassen.
Advanced Chipset Settings
Confi gure DRAM Timing by SPD [Enabled]
Hyper Path 3 [Auto]
DRAM Throttling Threshold [Auto]
Boot Graphic Adapter Priority [PCI Express/
PCI]
PEG Buffer Length [Auto]
Link Latency [Auto]
PEG Root Control [Auto]
Slot Power [Auto]
High Priority Port Select [Disabled]
Manual DRAM
Frequency Setting or
Auto by SPD
Select Screen
Select Item
+- Change Field
Tab Select Field
F1 General Help
F10 Save and Exit
ESC Exit
v02.53 (C)Copyright 1985-2007, American Megatrends, Inc.