Asus P5LD2 - Handbuch (Seite 86)

ASUS P5LD2 4-27
Advanced Chipset Settings
Confi gure DRAM Timing by SPD [Enabled]
Die DRAM-Frequenzparameter werden nach dem DRAM SPD (Serial Presence
Detect) eingestellt, wenn das Element aktiviert ist. Sie können die DRAM-
Frequenzparameter manuell über die DRAM-Subelemente einstellen, wenn
das Element deaktiviert ist. Die folgenden Unterelemente erscheinen, wenn
dieses Element deaktiviert ist. Konfi gurationsoptionen: [Disabled] [Enabled]
DRAM CAS# Latency [5 Clocks]
Dieser Parameter steuert die Latenz zwischen dem SDRAM-Lesebefehl
und der Zeit, zu der die Daten verfügbar werden.
Konfi gurationsoptionen: [6 Clocks] [5 Clocks] [4 Clocks] [3 Clocks]
DRAM RAS# Precharge [4 Clocks]
Dieser Parameter steuert die Leerlauftakte nach Herausgeben eines
Precharge-Befehls an das DDR-SDRAM. Konfi gurationsoptionen:
[2 Clocks] [3 Clocks] [4 Clocks][5 Clocks] [6 Clocks]
DRAM RAS# to CAS# Delay [4 Clocks]
Dieser Parameter steuert die Latenz zwischen dem aktiven DDR-
SDRAM-Befehl und dem Lese/Schreibbefehl. Konfi gurationsoptionen:
[2 Clocks] [3 Clocks] [4 Clocks] [5 Clocks] [6 Clocks]
DRAM RAS# Activate to Precharge Delay [15 Clocks]
Konfi gurationsoptionen: [4 Clocks] [5 Clocks] ~ [18 Clocks]
DRAM Write Recovery Time [4 Clocks]
Konfi gurationsoptionen: [2 Clocks] [3 Clocks] [4 Clocks] [5 Clocks]
[6 Clocks]
4.4.5 Chipsatz
Im Chipsatz-Menü können Sie die erweiterten Chipsatzeinstellungen ändern.
Wählen Sie das gewünschte Element aus und drücken anschließend die
<Eingabetaste>, um das Submenü anzeigen zu lassen.
Select Screen
Select Item
+- Change Option
F1 General Help
F10 Save and Exit
ESC Exit
Advanced Chipset Settings
Confi gure DRAM Timing by SPD [Enabled]
Hyper Path 3 [Auto]
Booting Graphic Adapter Priori [PCI Express/PCI]
PEG Buffer Length [Auto]
Link Latency [Auto]
PEG Root Control [Auto]
PEG Link Mode [Auto]
Slot Power [Auto]
High Priority Port Select [Disabled]
Enable or disable
DRAM timing.