Fb_pidt1, 5 fb_pidt1 – NORD Drivesystems BU0000 Benutzerhandbuch

Seite 135

Advertising
background image

PLC

135

BU 0000 DE

OUTVALUE

Ausgangswert ( y )

DINT

ERRORID

Erläuterung

0

Kein Fehler

1400h

Abszissenwerte (X-Werte) des Kennfeldes nicht immer steigend

1401h

Kein Kennfeld initialisiert

9.8.5 FB_PIDT1

Der P-I-DT1 stellt einen frei parametrierbaren diskreten Regler dar. Werden einzelne Anteile
nicht benötigt, sowie der P, der I oder der DT1 Anteil, wird dessen Parameter mit 0
beschrieben. Der T1 Anteil arbeitet nur mit dem D Anteil zusammen. Es lässt sich also kein
PT1 Regler parametrieren. Auf Grund von interner Speicherbegrenzung sind die
Regelungsparameter auf folgende Bereiche begrenzt:

Zulässiger Wertebereich für
Regelungsparameter

Parameter

Wertebereich

Skalierung

resultierender
Wertebereich

P (Kp)

0 – 32767

1/100

0,00 – 32,767

I (Ki)

0 – 10240

1/100

0,00 – 10,240

D (Kd)

0 – 32767

1/1000

0,000 – 3,2767

T1 (ms)

0 – 32767

1/1000

0,000 – 3,2767

Max

-32768 – 32767

Min

-32768 – 32767

Wenn der Eingang ENABLE auf TRUE gesetzt wird, beginnt der Regler zu rechnen. Die
Regelungsparameter werden nur bei der steigenden Flanke von ENABLE übernommen.
Während ENABLE auf TRUE ist, bleibt ein Verändern der Reglungsparameter wirkungslos.
Wird ENABLE auf FALSE gesetzt, bleibt der Ausgang auf dem letzten Wert stehen.
Das Ausgangsbit VALID wird gesetzt, solange sich der Ausgangswert Q innerhalb der Grenzen
Min und Max bewegt und der Eingang ENABLE auf TRUE steht.
ERROR wird gesetzt, sobald ein Fehler aufgetreten ist. Das Bit VALID ist dann FALSE und die
Fehlerursache ist über ERRORID (siehe Tabelle unten) zu erkennen.
Wird das Bit RESET auf TRUE gesetzt, werden der Integrator- und der Differenziatorinhalt auf
0 gesetzt. Ist der Eingang ENABLE auf FALSE, wird auch der Ausgang OUTPUT auf 0
gesetzt. Ist der Eingang ENABLE auf TRUE gesetzt, wirkt nur der P-Anteil auf den Ausgang
OUTPUT.
Überschreitet der Ausgangswert OUTPUT die maximalen oder minimalen Ausgangswerte,
wird das entsprechende Bit MAXLIMIT bzw. MINLIMIT gesetzt und das Bit VALID wird auf
FALSE gesetzt.

HINWEIS

Kann das gesamte Programm nicht innerhalb von einem PLC Zyklus abgearbeitet werden,
rechnet der Regler den Ausgangswert ein zweites Mal mit den alten Abtastwerten. Dadurch
wird eine konstante Abtastrate erreicht. Aus diesem Grund ist es notwendig, dass der CAL
Befehl für den PIDT1 Regler in jedem PLC Zyklus und nur am Ende des PLC Programms
ausgeführt wird!

Advertising