RIGOL MSO/DS1000Z Series - Handbuch (Seite 160)

RIGOL Kapitel 7 Dekodierung Protokolle
DS1000Z Benutzerhandbuch 7-2
Parallel Dekodierung (Parallel Decoding)
Der Parallel Bus besteht aus Taktleitung und Datenleitungen. Wie im folgenden Bild
beschrieben, sind die Taktleitung mit CLK und die Datenleitungen mit Bit0 und Bit1
gekennzeichnet.
Das Oszilloskop erfasst die Datenkanäle mit der Anstiegsflanke, der Abfallflanke oder
mit beiden Flanken des Taktsignals und ordnet jedem Datenpunkt, entsprechend der
Voreinstellung Schwellwert Pegel, eine logische 1 (logic “1”) oder eine logische 0
(logic “0”) zu.
Tasten MATH  Decode1  Decoder drücken, um “Parallel” zu wählen und das
Parallel Dekoder Funktions Menü zu öffnen.
1.
Sofkey Taste Decode drücken und Dekoder Funktion aktivieren/deaktivieren.
2. Taktleitung Einstellen (Clock Line Setting) (CLK)
Softkey Taste CLK drücken und einen der Eingangskanäle 1-4 (CH1-4) als Takt-
kanal einstellen. In Stellung “OFF” ist kein Taktkanal eingestellt.
Softkey Taste Edge drücken, um die Erfassungsflanke des Taktsignals einzustel-
len. Erfassen mit der Anstiegsflanke ( ), der Abfallflanke ( ) oder mit
beiden Flanken ( ). Ist kein Taktkanal gewählt (“OFF”), beginnt die
Aktivierung des Dekoders.
3. Datenleitung Einstellen (Data Line Setting)

Bus Bits Einstellen (Set the bus bits)
Softkey Taste Width drücken, um die Datenbreite des Parallel Bus, nämlich
die Anzahl der Bits pro Datenübertragungsblocks, einzustellen.
Standardeinstellung ist 1 Bit. Die maximale Datenbreite sind 16 Bits (Bit0,
Bit1…Bit15).